A SoC platform in CMOS-HV technology aimed at implantable medical devices.

Leonardo Agis[2], Alfredo Arnaud[2], Alfonso Chacon[1], Joel Gak[2], Ronny Garcia[1], Pablo Mendoza[1], Matias Miguez[2], Roberto Molina-Robles[1], Renato Rímolo[1]

[1] Escuela de Ingeniería Electrónica, Instituto Tecnológico de Costa Rica.

[2] Departamento de Ingeniería, Universidad Católica del Uruguay.

2023 IEEE 3rd Colombian BioCAS Workshop | 979-8-3503-0613-2/23/$31.00 ©2023 IEEE | DOI: 10.1109/ColBioCAS59270.2023.10280999

***Abstract*—In this work, recent advances in the development of a micropower SoC platform aimed at implantable medical devices are presented. A RISC-V CPU core was designed, fabricated in a 180nm CMOS-HV technology, and measured. Also, a 25mA$_{(max)}$, 8 bits programmable integrated current source is included within the SoC to directly drive tissue stimuli. The proposed circuit includes a 6-bits trimming mechanism to balance sink/source outputs to a precision below 1%. The current source operates up to 18V supply. SoC measurements are presented, showing a close agreement with previously simulated results in both analog and digital circuits. The RISC-V core properly operated up to 30MHz with a current consumption of ~50µA/MHz@ 1.8V V_{DD}.**

***Index Terms*—RISC-V, implantable medical devices, current source, integrated circuits, implantable medical devices, microelectronics.**

I. Introducción

Un diagrama de bloques de un dispositivo médico implantable genérico (IMD por sus siglas en inglés) se muestra en la Fig. 1, que incluye en general varios electrodos conectados al tejido biológico a través de múltiples llaves de paso, sensores y circuitos acondicionadores de señal tales como amplificadores y filtros para monitorear las señales naturales del paciente, conversores AD y DA, una determinada lógica de control (CPU) que decide cuándo y por cuánto tiempo debe aplicarse un estímulo al tejido, un bloque de telemetría para la comunicación de datos hacia fuera del cuerpo del paciente, y una sección de estímulos compuesta por fuentes de voltaje y/o corriente. Desde hace décadas la tecnología microelectrónica contribuye al desarrollo de dispositivos médicos compactos y altamente funcionales, confiables, y seguros. Idealmente todos o la mayoría de los componentes de la Fig.1 debieran formar parte de un SoC (Sistema en un Chip) y esto en efecto se da en el caso de productos maduros como marcapasos o prótesis cocleares y para grandes fabricantes de dispositivos médicos, que disponen de recursos como para desarrollar sus propios procesadores y circuitos analógicos en el mismo chip, fabricado en general en tecnología CMOS de alto voltaje (HV) ya que los estímulos biológicos pueden alcanzar hasta un par de decenas de Volts. En el caso de pequeñas empresas y grupos de investigación en cambio, el desarrollo de un CPU propietario es muy costoso y se utiliza en general un CPU externo ya que existen excelentes procesadores estándar disponibles en el



Fig. 1. Diagrama de bloques simplificado de un dispositivo médico implantable o IMD, incluyendo CPU, telemetría, generadores y llaves de estímulos, electrodos y sensores. Se incluye a la salida un capacitor de seguridad [1,2].

mercado, muy potentes, de bajo costo, y con un consumo de energía moderado. El CPU se combina a veces con un ASIC (circuito integrado a medida) analógico para implementar las funciones de detección/estímulo [1], pero la opción aumenta innecesariamente el consumo de energía, el tamaño del PCB y el costo de producción. En la Fig.2 (debajo a la izquierda) se muestra por ejemplo un ASIC analógico previamente diseñado por nuestro equipo en tecnología CMOS-HV de 0.5µm que incluye 4 canales de sensado y estímulo para un dispositivo médico implantable similar a un marcapasos, y ocupa un área aproximada de 15mm^2.

Las principales características de un circuito integrado para un IMD son:

- Usualmente implementado en tecnología CMOS capaz de manejar hasta 20 V según sea necesario para estimular el tejido biológico.
- Micro-consumo de corriente porque la batería de un IMD debe durar años.
- Circuitos y sistemas confiables y seguros. Un circuito confiable es muy poco probable que falle; en cambio un circuito se dice que es seguro si ante una falla simple (falla única) no resulta perjudicial para el paciente.
- Son circuitos de muy bajo volumen de producción (de miles a cientos de unidades) para compartir el costo del desarrollo de

979-8-3503-0613-2/23/$31.00 ©2023 IEEE

Authorized licensed use limited to: Instituto Tecnologico de Costa Rica (ITCR). Downloaded on February 12,2025 at 07:31:54 UTC from IEEE Xplore. Restrictions apply.

un SoC. En este contexto, un procesador escalable de código abierto como el RISC-V[3,4,9-11] sería útil para permitir que pequeñas y grandes empresas o grupos de investigación, puedan desarrollar sus propios SoC para aplicaciones implantables incluyendo uno o varios cores de CPU y circuitos analógicos. Mientras que una CPU de 32 bits como el RISC-V puede resultar compleja o que consume demasiada energía, como veremos más adelante en comparación con los circuitos analógicos, el área del core (núcleo) RISC-V implementado es reducida, y el consumo de corriente efectivamente medido resulta bajo.



Fig. 2. (arriba) El circuito medido en el presente trabajo, incluyendo un core RISC-V, 8kb SRAM, y fuente de corriente programable en tecnología CMOS-HV de 180nm; el área total de silicio ocupada es de 4.5mm^2 incluyendo PADs. (debajo) Dos circuitos analógicos previamente fabricados en tecnología CMOS-HV de 0.5µm: un circuito estimulador de 4 canales que ocupa 15mm^2, un amplificador para señales nerviosas de muy baja amplitud que ocupa 2mm^2.



Fig. 3. Diagrama de bloques del SoC diseñado para aplicaciones médicas implantables, incluye un core RISC-V, 8 fuentes de corriente programables (sink/source de 8 bits + 6 bits de calibración) aunque un solo canal fue fabricado, y 4 salidas digitales con adaptador de nivel (level shifter) de 0 a 15V. En la figura se muestra también debajo, aunque no fue implementado, el circuito de medida de impedancia del electrodo que es un amplificador de precisión que mide la caída en una resistencia serie.

A. Sistema Propuesto

En este trabajo se presentan los avances recientes en nuestro grupo y medidas preliminares, sobre el desarrollo de una plataforma SoC de micro-consumo de corriente destinada a dispositivos médicos implantables. Se diseñó un núcleo de CPU RISC-V en tecnología CMOS-HV de 180 nm y se midió. El mismo core RISC-V ha sido implementado también en tecnología CMOS de 65nm. Se diseñó un SoC basado en el primer procesador que incluye una fuente de corriente integrada programable con 8 bits, de 25 mA $_{(máx.)}$ de salida y hasta 18V de tensión, para generar directamente estímulos en corriente hacia tejido biológico. El circuito propuesto incluye un mecanismo de trimming de 6 bits para calibrar el desapareo de las fuentes de corriente con una precisión inferior al 1% [5]. En la Fig. 3 se muestra la topología propuesta para el SoC. El RISC-V propietario controla todo el dispositivo, incluye una SRAM de 8kBytes para fines de prueba (no hay FLASH en esta etapa para reducir el área y evitar los costos de IP asociados). En el SoC hay periféricos HV que se pueden configurar para un IMD específico incluyendo fuentes de corriente programables de 8 bits complementarias que llamaremos sink(fuente de corriente hacia tierra) y source (fuente de corriente desde una fuente de alimentación positiva V_{H1}, ver Fig.3), y un puerto HV de 4 bits que utiliza adaptadores lógicos de nivel (level-shifters) capaces de traducir desde el voltaje de alimentación V_{DD} = 1.8V del core, a un amplio rango V_{H2} de 0 a 15V[2]. También se incluyó un amplificador de ultra bajo consumo (ULP) y un bloque comparador para probar el sistema de interrupciones de la CPU, y las referencias de voltaje y corriente para bloques analógicos. Originalmente se planearon ocho pares (sink/source) de fuentes de corriente como en la Fig.3, pero solo se implementó 1 canal para preservar un área reducida. A la corriente de sink (a tierra) se le puede realizar un ajuste fino con 6 bits complementarios para que coincida con la fuente de corriente superior. Es importante hacer coincidir ambas fuentes de corriente para entregar pulsos de corriente bipolar equilibrados al tejido (para minimizar el requisito de equilibrio de carga pasiva ([1,5]). La resistencia de salida en las fuentes de corriente se colocó para medir la corriente de salida utilizando un amplificador de instrumentación con compensación de offset y un integrador programable, aunque este bloque no está implementado en la presente versión del SoC. Es importante medir la corriente de salida por dos motivos: para medir la impedancia de salida del electrodo conectado al tejido para realizar un seguimiento del estado del electrodo y la eficacia de los estímulos, y para permitir ajustar la fuente de corriente de sink de modo que coincida con la fuente de corriente se source (superior). El subsistema de medición de corriente/impedancia no se ha incluido en la versión actual del SoC aunque en [12] se presenta una versión preliminar del circuito.

En las próximas secciones se describe núcleo RISC-V y los bloques de circuitos analógicos HV, incluyendo algunas medidas preliminares en ambos casos.

Authorized licensed use limited to: Instituto Tecnologico de Costa Rica (ITCR). Downloaded on February 12,2025 at 07:31:54 UTC from IEEE Xplore. Restrictions apply.

II. El Core RISC-V Desarrollado

El procesador del presente trabajo fue completamente desarrollado desde cero, es una arquitectura en RISC-RV32I (set de instrucciones), diseñada específicamente con una organización simple y concisa para garantizar la confiabilidad del circuito y un muy bajo consumo de energía, pero puede ejecutar el set de instrucciones (ISA) RV32I completo. La organización interna se presenta en la Fig.4 así como una imagen del core. La CPU tiene un banco de registros de 32 bits y una memoria SRAM integrada de 8 KB, se alimenta de V_{DD} = 1.8V, pero tiene puertos de E/S digitales de 3.3 V para controlar los bloques de circuitos analógicos. Posee diferentes niveles de interrupciones y timers que se pueden configurar según sea necesario para la aplicación específica. Se incluye puerto UART y puerto SPI; el puerto SPI se utiliza además al encender el procesador para cargar desde una memoria Flash externa el programa en la memoria SRAM interna. Previo a fabricar el SoC, el core se verificó utilizando un marco UVM y se probó completamente en un FPGA. La versión fabricada en el SoC se implementó utilizando celdas de librería de bajo consumo proporcionadas por el fabricante; utilizando el core un total de 11800 compuertas. El área total ocupada es de aproximadamente 1mm^2 incluyendo la memoria SRAM. El RISC-V desarrollado tiene un modo de hibernación (sleep) en el que apaga el bus interno, y los módulos SPI y UART, pero un timer sigue funcionando para despertar si fuera necesario a la CPU cada cierto tiempo mediante una interrupción.



Fig. 4. El core RISC-V desarrollado: Arquitectura(arriba). Imagen del layout del circuito fabricado (abajo-izquierda); la imagen es de un software CAD y se corresponde con la foto en la Fig.2 aunque no se visualiza por las capas superiores del circuito integrado. Imagen del layout de una nueva versión del mismo RISC-V en tecnología CMOS de 65nm (abajo-derecha).

Para confirmar el consumo de corriente del RISC-V se realizaron medidas con el resto del SoC apagado. En la Fig.5 se muestra el consumo de potencia en función de la frecuencia de reloj para diferentes tipos de instrucción (mientras se ejecuta un loop continuo con 100 instrucciones similares dentro). Observar que el consumo de potencia es casi lineal con la frecuencia de reloj f_{clk} desde DC a 30 MHz, siendo la pendiente promedio de 94 µW/MHz. Las fugas medidas también fueron muy bajas, del entorno de 20nW a temperatura ambiente con f_{clk} →DC . Un benchmark de CoreMark [6,7,9] simulado resultó en 0.2 CoreMark/MHz, un resultado más bajo en comparación con la tabla en [8] de núcleos simples RISC-V pero usando tecnologías avanzadas. Una descripción detallada de estas medidas se encuentra en [9].



Fig. 5. Medidas de consumo de potencia del procesador fabricado, para instrucciones aritméticas, de control, de acceso a memoria, en función de la frecuencia de reloj.

Finalmente es importante mencionar que el SoC que se plantea es escalable y simple de migrar a otras tecnologías. Exactamente el mismo core RISC-V desarrollado fue exportado a una tecnología de 65nm como se muestra en la Fig.4 aunque no ha sido medido todavía. El área total ocupada incluyendo un bloque también de 8kB SRAM fue de 390µm×390µm = 0.152mm^2 por lo que podemos concluir que a este nivel el área de la CPU escala casi tanto como la tecnología de fabricación.

IV. La Fuente de Corriente y Adaptadores de Nivel

La fuente de corriente básica desarrollada se muestra en la Fig.6 (caso sink a tierra). Un transistor de paso de alto voltaje y gran tamaño se realimenta mediante un transconductor G_m (OTA) a través de una resistencia de sensado R_{sens} integrada. R_{tissue} en la figura representa el tejido biológico. Si la realimentación es estable se fija una corriente $I_d = V_{ref}/R_{sens}$ a través de tejido. En la Fig.7 se muestra una de las ramas de la fuente de corriente a tierra, que no es otra cosa que la fuente de la Fig.6 donde se ha agregado un transmision gate y un transistor a tierra que se activan de manera complementaria para encender/apagar la fuente de corriente. Para lograr una fuente programable de 8bits se utilizaron 8 ramas en paralelo como las de la Fig.7 donde se cambió el valor de R_{sens} = {2048, 1024, 512, 256, 128, 64, 32, 16}Ω nominales. El tamaño del transistor de paso también cambió siendo el más grande para la rama de mayor corriente, de 3000µm/2.9µm y el de la rama más pequeña de

Authorized licensed use limited to: Instituto Tecnologico de Costa Rica (ITCR). Downloaded on February 12,2025 at 07:31:54 UTC from IEEE Xplore. Restrictions apply.

400µm/2.9µm. L=2.9µm es el largo mínimo de estos transistores de HV. La transconductancia de los OTA (se utilizaron 8, uno por cada rama) también cambió. Escapa al alcance de este trabajo explicar en forma detallada como se dimensionaron los transistores y OTA, pero se tuvo en cuenta un tiempo de establecimiento (settling-time) de 1µs para todos los valores de la fuente de corriente, que en todos los casos la realimentación fuera estable, y optimizar para reducir el área ocupada y consumo de energía del circuito.



Fig. 6. Fuente de corriente básica, un transconductor Gm realimenta el gate de un transistor de paso M. Si el circuito es estable entonces $I_d = V_{ref}/R_{sens}$.



Fig. 7. Fuente de corriente con TG y transistor a tierra para encendido/apagado.



Fig. 8. Ajuste fino de 6 bits de V_{ref} para trimming. El circuito a la izquierda, y una grafica a la derecha que muestra el valor de V_{ref} al variar los 64 valores (6bits) de ajuste.



Fig. 9. Fuente de corriente básica de source, que fija una corriente desde un voltaje máximo V_H.

El ajuste fino de 6 bits mencionado en la Sección I, se logra ajustando el voltaje V_{ref} de las Fig.6 y Fig.7 mediante un divisor resistivo que se muestra en la Fig.8 donde utilizando 6 bits y llaves MOS de baja resistencia serie, agrego o quito las resistencias de ajuste R_{trimmx}. Para la fuente de source de la Fig.3 se utiliza una topología análoga pero con un transistor de paso PMOS y la resistencia de sensado a un voltaje alto V_H máximo. La rama básica equivalente a la Fig.7 para la fuente de Source se muestra en la Fig.9. De la misma forma que antes luego se utilizan 8 ramas en paralelo para establecer una corriente programable. Esta fuente de corriente no lleva ajuste fino.

En la Fig.10 se muestran simulaciones de la fuente de corriente de sink para un escalón de corriente y una escalera de diferentes valores de corriente de salida. Observar que el tiempo de establecimiento aún para corrientes elevadas es rápido, aunque aparece cierto sobretiro. En la Figura 11 se muestran medidas de los 256 valores posibles para ambas fuentes de corriente (sink y source). Observar cómo se nota debido a algún desapareo, cómo da saltos la fuente de corriente de Source cuando cambian los bits más significativos en la escalera medida. Estos saltos se pueden compensar al realizar el ajuste fino de la fuente de sink. En la Fig.12 se muestra una imagen del layout de las fuentes de corriente programables.

A. Adaptadores de nivel (LS)

Finalmente, en la Fig.13 se muestra un esquemático de los adaptadores de nivel (Level Shifter o LS) utilizados para las 4 salidas digitales de alto voltaje de la Fig.3. Los LS son bloques esenciales en circuitos y sistemas de múltiples voltajes de alimentación que traducen niveles lógicos entre dos dominios de voltaje, por ejemplo $\{0, V_{DD}\}$ a $\{V_L, V_H\}$, pero en la mayoría de los casos los diseñadores se refieren a los LS como circuitos que traducen voltajes, a alta velocidad, sin consumo de energía estática, y para una salida $\{0, V_H>V_{DD}\}$. Los adaptadores de nivel pueden ser útil en varias aplicaciones: comunicar una CPU de bajo voltaje a un periférico de 5V, controlar pantallas, manejar memorias no volátiles, o controlar la compuerta de un transistor de paso en el dominio de alto voltaje en un dispositivo médico para controlar la entrega de estímulos a tejido como en la Fig.1. En el caso de las aplicaciones médicas V_H a veces no se conoce a priori lo que es un problema, V_H puede ser de 15 V, 5 V o 300 mV según el estado del dispositivo o el valor de

Authorized licensed use limited to: Instituto Tecnologico de Costa Rica (ITCR). Downloaded on February 12,2025 at 07:31:54 UTC from IEEE Xplore. Restrictions apply.



Fig. 10. Simulaciones ejemplo de la fuente de corriente de Sink, respuesta a un pulso de corriente, y escalera con varios valores de la corriente de salida.



Fig.11. Medidas de las fuentes de corriente de Sink y Source, entre 0 y 25mA de salida. Se utilizan todas las posibles combinaciones de los 8 bits de entrada. En la imagen también se ve el chip bajo prueba en la placa de test.

estímulo programado. En la Fig. 13 se muestra el LS implementado que es una adaptación del presentado en [2]; los transistores HV-NMOS $M_{7,8,9}$ se colocan en paralelo con HV-PMOS para cubrir valores de V_H de bajo voltaje. V_H en la Fig.13 puede ser tan bajo como 0 V o tan alto como 18V hasta que se alcanza el V_{GSmax} = 18V de los transistores de alto voltaje. En la Fig. 13, los transistores M1 – M6 son HV, con un símbolo diferente que indica el óxido grueso y marca el drenador extendido.



Fig. 12. Imagen del layout de la fuente de corriente sink (borde rojo) y source (borde azul). El dibujo corresponde a un área de 1.5mm × 1.5mm.



Fig. 13. El adaptador de nivel (Level Shifter) implementado: esquemático (arriba), layout (abajo-izquierda) y medidas para diferentes V_H al aplicar una onda cuadrada de 3Vde amplitud y 30kHz de frecuencia a la entrada.

V. Conclusiones

En este trabajo se presentó la primera versión fabricada de un SoC para aplicaciones médicas implantables que incluye un núcleo RISC-V de 32 bits de micro-consumo de energía, y una fuente de corriente programable de 8 bits (Sink+Source), en un proceso CMOS-HV de 180 nm con capacidades de manejo de tensiones de hasta algunas decenas de Volts. El núcleo RISC-V se midió desde DC hasta una frecuencia de reloj de 30 MHz, mostrando pérdidas en DC muy bajas a temperatura ambiente de tan solo I_{leak} = 12 nA. El consumo de corriente promedio del RISC-V fue muy bajo, I_{CPU} = 50 µA/MHz. El procesador utiliza aproximadamente 11.8k en un área de 1mm^2 incluyendo 8kB de SRAM. Se diseño y envió a fabricar una nueva versión de este procesador en tecnología de 65nm que resulta en un área de 0.152mm^2 por lo que podemos concluir que a este nivel el

Authorized licensed use limited to: Instituto Tecnologico de Costa Rica (ITCR). Downloaded on February 12,2025 at 07:31:54 UTC from IEEE Xplore. Restrictions apply.

área de la CPU escala casi como la tecnología de fabricación. Se presentó también una fuente de corriente sink/source programable con 8 bits, con 6 bits adicionales para un ajuste fino de modo de aparear la fuente de corriente de sink con la de source con un error inferior al 1%. A modo de resumen los circuitos se comportaron dentro de lo esperado.

Una conclusión importante, es que en las tecnologías modernas CMOS-HV los transistores de alto voltaje resultan enormes en comparación con los transistores de bajo voltaje. Los circuitos analógicos simples de alto voltaje ocupan mucho mayor área en el caso de un IMD típico, que un núcleo RISC-V de 32 bits en la misma tecnología utilizando transistores de bajo voltaje. Por lo tanto, dado que hay muchas herramientas y recursos gratuitos, trabajar con RISC-V es una forma prometedora de permitir que las pequeñas empresas y los grupos de investigación desarrollen sus propios IMD SoC de alta funcionalidad.

REFERENCES

[1] D.Prutchi, M.Norris, “Cardiac Pacing and Defibrillation,” in *Design and Development of Medical Electronic Instrumentation*, Wiley, 2005.

[2] J. Gak, M. Miguez, A. Arnaud, "CMOS level shifters from 0 to 18 V output", in *Analog Integrated Circuits and Signal Processing*, vol.107-3, pp.617-628, 2020.

[3] T. D. Patterson and A. Waterman, The RISC-V reader: An open architecture atlas, Strawberry Canyon, 2017, ISBN: 9780999249109.

[4] RISC-V Foundation Website, [online] available at https://riscv.org/

[5] D. R. Merrill, M. Bikson y J. G. Jefferys, “Electrical stimulation of excitable tissue: design of efficacious and safe protocols,” in *Journal of Neuroscience Methods*, vol.141-2, pp. 171-198, Feb. 2005.

[6] W. Price, “A benchmark tutorial,” IEEE Micro, vol. 9-5, pp. 28–43, 1989.

[7] CoreMark home. [Online] Available https://www.eembc.org/coremark/

[8] I. Elsadek and E. Y. Tawfik, "RISC-V Resource-Constrained Cores: A Survey and Energy Comparison," in *19th IEEE International New Circuits and Systems Conference (NEWCAS)*, 2021.

[9] R Molina-Robles, A Arnaud, M Miguez, J Gak, A Chacón-Rodríguez, “An energy consumption benchmark for a low-power RISC-V core aimed at implantable medical devices”, in *IEEE Embedded Systems Letters*, vol.15, no.2, pp. 57-60, 2022.

[10] R. Garcia-Ramirez, et al., “SIWA: a RISC-V 32I based Micro-Controller for Implantable Medical Applications,” in *11th IEEE Latin American Symposium on Circuits & Systems 2020 (LASCAS)*, San Jose, Costa Rica, February 25-28, 2020.

[11] R. Garcia-Ramirez, et al., “Siwa: A custom RISC-V based system on chip (SoC) for low power medical applications,” *Microelectronics Journal*, vol. 98, April 2020.

[12] N. Martínez, M. Miguez, J. Sapriza, J. Gak and A. Arnaud, "Self-Calibrating Circuit for Implantable Current Stimulators," in *2023 IEEE 14th Latin America Symposium on Circuits and Systems (LASCAS)*, 2023,

Authorized licensed use limited to: Instituto Tecnologico de Costa Rica (ITCR). Downloaded on February 12,2025 at 07:31:54 UTC from IEEE Xplore. Restrictions apply.